知識力

❒ 數位積體電路的設計流程

數位積體電路(Digital IC)的設計可以分為系統設計、邏輯設計、實體設計三大部分，邏輯設計屬於「前段設計(Front end)」，實體設計屬於「後段設計(Back end)」，實體設計完成後會得到光罩圖形，將光罩圖形送進光罩廠製作光罩(Mask)的動作稱為「Tape out」，光罩製作完成後再送進晶圓廠製作晶片(Chip)，最後再送進封裝與測試廠經過封裝與測試就成為可以銷售的積體電路(IC)了。

圖一　數位積體電路的設計概念圖。

❒ 系統設計(System design)
系統設計(System design)就是在IC設計開始之前先進行「規格制定(Specification)」，包含市場規格制定、系統規格制定、功能規格制定、區塊規格制定四大步驟，如＜圖二＞所示，系統設計完成以後則進入「邏輯設計(Logical design)」。知識力www.ansforce.com。

❒ 邏輯設計(Logical design)
邏輯設計(Logical design)屬於「前段設計」，如＜圖一＞所示，包括：RTL執行與發展、功能模擬、FPGA驗證、邏輯合成、前功能模擬、前時脈分析等步驟，其詳細的設計流程如＜圖二＞所示，簡單說明如下：
➤RTL執行與發展：先進行「RTL執行與發展」以後，接著進行「功能模擬」，模擬若錯誤則從新回到「RTL執行與發展」，若正確則繼續進行下一步「FPGA驗證」。
➤FPGA驗證：進行「FPGA驗證」以後，驗證若錯誤則從新回到「RTL執行與發展」，若正確則繼續進行下一步「邏輯合成」。
➤邏輯合成：進行「邏輯合成」以後，接著進行「前功能模擬」與「前時脈分析」，「前功能模擬」若錯誤則從新回到「RTL執行與發展」；「前時脈分析」若錯誤則從新回到「邏輯合成」；若正確則繼續進行下一步「實體設計(Physical design)」。
值得注意的是，完成「RTL執行與發展」所得到的設計結果稱為「Soft IP」，完成「邏輯合成」所得到的設計結果稱為「Firm IP」，這裡IP是指「智慧財產權(Intellectual Property)」，後面將詳細討論有關積體電路產業的智慧財產權問題。

❒ 實體設計(Physical design)
實體設計(Physical design)屬於「後段設計」，如＜圖一＞所示，包括：平面配置、APR佈局與繞線、後功能模擬、後時脈分析、DRC／LVS驗證等步驟，其詳細的設計流程如＜圖二＞所示，簡單說明如下：
➤平面配置：主要目的在決定每個「功能單元(Function unit)」與「區塊(Block)」在矽晶片中的實際位置，最後依照這個設計製作在積體電路上。
➤APR佈局與繞線：進行「APR佈局與繞線」以後，接著進行「後功能模擬」與「後時脈分析」，「後功能模擬」若錯誤則從新回到「RTL執行與發展」；「後時脈分析」若錯誤則從新回到「邏輯合成」；若正確則繼續進行下一步「DRC／LVS驗證」。「佈局(Place)」的主要目的在決定積體電路(IC)中每個邏輯閘以及其所代表的電晶體(CMOS)的實際位置，「繞線(Routing)」的主要目的在決定積體電路(IC)中的電晶體與電晶體之間的實際連線。
➤DRC／LVS驗證：進行「DRC／LVS驗證」以後，驗證若錯誤則從新回到「平面配置」與「APR佈局與繞線」，若正確則完成IC設計工作，得到最後的「光罩圖形」，可以送進光罩廠製作光罩，再送進晶圓廠製作成積體電路。「DRC驗證(DRC：Design Rule Check)」主要在檢查光罩圖形是否符合晶圓代工廠所提供的各項製程規格；「LVS驗證(LVS：Layout Versus Schematic)」主要目的在檢查晶片上所有電晶體(CMOS)的「實際位置」與「實際連線」是否正確。

❒ 智慧財產權(IP：Intellectual Property)
值得注意的是，完成「APR佈局與繞線」所得到的設計結果稱為「Hard IP」，能夠完成實體設計得到「Hard IP」的設計公司，基本上代表這間公司可以完成整個積體電路(IC)設計工作。將最後設計好的「光罩圖形」送進光罩廠製作光罩的動作稱為「Tape out」，當IC設計公司將某一個積體電路(IC)「Tape out」，表示已經完成了所有積體電路(IC)設計的工作，但是仍然不能保證這個積體電路(IC)一定可以正常工作。知識力www.ansforce.com。

圖二 數位積體電路的設計流程圖。

【請注意】上述內容經過適當簡化，與產業現狀可能會有差異，若您是這個領域的專家想要提供意見，請聯絡作者；若有產業與技術問題請參與社群討論。

【延伸閱讀】其他詳細內容請參考「積體電路與微機電產業，全華圖書公司」。＜我要買書＞