加入知識力—讓你的知識變力量

專業、信任、承諾,為全球華人量身訂做的專家知識社群

article_man_pic

科技台灣  2017-01-11 04:00  201609210013 
article_pic
矽晶圓在晶圓廠內生產完畢後,會先以防靜電包裝密封,再送至封裝與測試廠進行封裝與測試,因為封裝與測試有許多步驟會交叉進行,除了少數特別的例子,半導體的封裝與測試常常會在同一個工廠裡進行,才能結省成本提升良率。
article_man_pic

科技台灣  2017-01-16 20:25  A20161120004 
article_pic
要將不同功能的積體電路(IC)整合成一個SoC晶片有許多困難需要克服,那就改變方法,直接將它們封裝成一個積體電路(IC)。將數個功能不同的晶片(Chip),直接封裝成具有完整功能的「一個」積體電路(IC),稱為「系統單封裝(SiP:System in a Package)」。
article_man_pic

科技台灣  2017-01-23 04:38  A20161120002 
article_pic
傳統個別封裝技術是將處理器(CPU)、記憶體、邏輯元件、類比元件等「數個」功能不同的晶片(Chip),分別封裝成「數個」不同的積體電路(IC),系統單晶片技術是將數個功能不同的晶片(Chip),整合成「一個」具有完整功能的晶片(Chip),再封裝成「一個」積體電路(IC)。
article_man_pic

科技台灣  2017-01-11 23:46  A20161120003 
article_pic
由於晶片尺寸很小,在有限的面積上無法製作太多的金屬接腳(鍚球),晶圓級封裝(WLP)不適合接腳數太多的積體電路,因此有些廠商開發出成本較低接腳數較多的「扇入型晶圓級封裝(FIWLP:Fan-in Wafer Level Package)」與「扇出型晶圓級封裝(FOWLP:Fan-Out Wafer Level Package)」。
article_man_pic

科技台灣  2017-01-11 23:46  20160921002 
article_pic
積體電路(IC)的封裝都是在「封裝廠」中進行,傳統的封裝有點像是傳統的機械工業,使用機械鋼嘴打線與加壓加熱,只是比較精密而已,但是這種新的封裝技術則是利用「晶圓廠」的技術直接在晶圓上進行,因此稱為「晶圓級晶粒尺寸封裝(WLCSP:Wafer Level Chip Size Package)」。
article_man_pic

科技台灣  2017-01-11 23:46  20160921003 
article_pic
晶粒尺寸封裝(CSP:Chip Scale Package)又稱為「裸晶封裝(Bare package)」,其實這應該算是一種對於封裝的定義,而不是一種封裝技術,我們定義封裝後體積只有晶片的120%以內,不論使用打線封裝或覆晶封裝,都算是一種晶粒尺寸封裝(CSP)。
article_man_pic

科技台灣  2017-01-11 23:46  20160921004 
article_pic
看過前面的介紹,積體電路封裝技術從晶片的黏著墊(Bond pad),經由「導線架」或「導線載板」,把線寬放大之後,再連結到印刷電路板上,有沒有發現有一些什麼是多餘的呢?
article_man_pic

科技台灣  2017-01-17 23:54  20160921005 
article_pic
某些替別的積體電路例如:液晶顯示器(LCD)的驅動積體電路(Driver IC),為了縮短一根一根地將金線打在導線架所花費的時間,我們使用「膠帶」來取代「導線架」,故稱為「膠帶載具封裝(TCP:Tape Carrier Packing)」。
article_man_pic

科技台灣  2017-01-11 23:46  20160921006 
article_pic
將金屬接腳(蜈蚣腳)製作在積體電路下方,而且是球狀陣列的方式排列,可以大量增加接腳數目,是目前接腳數目最多的一種封裝方式,最早是使用在手機的微處理器(MPU)上,稱為「球格陣列(BGA:Ball Grid Array)」。
article_man_pic

科技台灣  2017-01-11 23:46  20160921007 
article_pic
將金屬接腳(蜈蚣腳)製作在積體電路下方,而且是以針狀陣列的方式排列,可以大量增加接腳數目,是目前接腳數目最多的一種封裝方式,最早是使用在英特爾(Intel)的中央處理器(CPU)上,稱為「針格陣列(PGA:Pin Grid Array)」。
article_man_pic

科技台灣  2017-01-17 18:23  20160921008 
article_pic
將金屬接腳(蜈蚣腳)製作在積體電路四周圍,可以使接腳數目增加一倍,稱為「四方封裝(QFP:Quad Flat Package)」。四方封裝雖然很早就有了,但是仍然是目前小型積體電路最常見的封裝外部結構。
article_man_pic

科技台灣  2017-01-17 23:53  20160921009 
article_pic
封裝外部是指封裝外殼外部的「導線架(或導線載板)」與「印刷電路板(PCB)」之間的連接方式,「兩排直立封裝(DIP:Dual Inline Package)」是小型積體電路最早使用的封裝外部結構,成本低但是體積大。
article_man_pic

科技台灣  2017-01-11 23:47  201609210010 
article_pic
目前積體電路的封裝內部最常見的方式有「打線封裝(Wafer bonding)」與「覆晶封裝(FCP:Flip Chip Package)」兩種,如果晶片的正面朝下,也就是含有黏著墊的那一面朝下,通常使用「覆晶封裝(FCP:Flip Chip Package)」。
article_man_pic

科技台灣  2017-01-21 21:44  201609210011 
article_pic
目前積體電路的封裝內部最常見的方式有「打線封裝(Wafer bonding)」與「覆晶封裝(FCP:Flip Chip Package)」兩種,如果晶片的正面朝上,也就是含有黏著墊的那一面朝上,通常使用「打線封裝(Wafer bonding)」。
article_man_pic

科技台灣  2017-01-11 23:46  201609210012 
article_pic
由於積體電路在工作時會產生大量熱能,特別是構造愈複雜或製程線寬愈小的積體電路(例如:CPU或DSP等處理器),通常積集度愈高,代表CMOS愈密集,產生的熱能愈大,需要散熱性更好的材料來包裝才行。
article_man_pic

科技台灣  2017-01-11 23:47  A20161120005 
article_pic
除了幾種簡單的系統單封裝(SiP)技術之外,由於手機的尺寸愈來愈小,系統單晶片(SoC)的發展困難進度趕不上市場需求,因此必須想辦法將更多的晶片堆積起來使體積再縮小,因此目前封裝技術朝向2.5D與3D立體封裝技術發展。