潔淨室(Clean room)
Hightech
2017-12-13 21:25
201609210025
潔淨室又稱「無塵室」，在晶圓廠中俗稱「Fab」，指的就是「製造廠(Fabrication)」的意思，潔淨室是專門建造用來隔絕灰塵的空間，由於電晶體本身的線路非常微小，只要一顆很小的灰塵掉在晶圓上，就會造成電晶體短路燒毀，因此必須在非常乾淨的地方生產。
光罩(Photomask)
Hightech
2019-09-01 13:25
201609210024
將數百萬個電晶體(CMOS)的幾何圖形第一次縮小，以電子束刻寫在石英片上就形成「光罩(Photomask)」，是製作積體電路(IC)非常重要的工具，由於電子束的直徑大約1μm(微米)，所以用電子束刻在石英片上的圖形線寬大約1μm。
黃光微影(Photolithography)
Hightech
2019-09-01 13:34
201609210023
將光罩上的圖形縮小之後轉移到矽晶圓上稱為「圖形轉移(Pattern transfer)」，所使用的方法稱為「黃光微影(Photolithography)」，其步驟與光罩的製作很類似，但是這裏使用「紫外光」而不是「電子束」，因為使用紫外光可以快速曝光大量進行圖形轉移，而使用電子束只能慢慢刻寫。
先進光學曝光系統與極紫外光(EUV)就看這一篇！
Hightech
2020-05-23 17:51
201609210022
將光罩上的圖形縮小之後轉移到矽晶圓上所使用的方法稱為「黃光微影(Photolithography)」，因此所使用的機台稱為「光學曝光機(Photolithographer)」，這是晶圓廠裡最貴的機台，超過一台F22戰鬥機的價格，讓我們來看看這麼貴的機器到底是在做什麼的吧！
摻雜技術(Doping)
Hightech
2020-05-23 17:51
201609210021
在固體材料中「加一點點」另外一種固體原子稱為「摻雜(Doping)」，目前使用的方法有「高溫擴散摻雜」與「離子佈植摻雜」兩種。摻雜技術是半導體製程裡很重要的步驟，就是因為有摻雜，才能產生電性相反的N型與P型半導體，也才能產生各種電子元件。
高溫擴散摻雜(Thermal diffusion)
Hightech
2017-12-14 07:13
201609210020
利用高溫使摻雜原子在矽晶圓中移動，最後分佈在適當的區域，形成我們所需要的結構，稱為「高溫擴散摻雜(Thermal diffusion)」，這裡我們來看看早期製程線寬較大時最常用的高溫擴散摻雜是如何進行的吧！
離子佈植摻雜(Ion implantation)
Hightech
2017-12-14 07:13
201609210019
將某一種原子直接射入矽晶圓，使摻雜原子分佈在矽晶圓中稱為「離子佈植(Ion implantation)」，類似將子彈直接打到牆壁裡一樣。被植入矽晶圓的雜質原子就可以形成N型或P型兩種不同性質的半導體，這是目前先進製程使用的方式。
蝕刻技術(Etching)
Hightech
2017-12-14 07:14
201609210018
以化學藥品與材料產生化學反應，將材料中不需要的部分溶解去除稱為「蝕刻(Etching)」，使用的方法有「濕式蝕刻」與「乾式蝕刻」兩種，這裡我們主要介紹目前先進製程使用的乾式蝕刻。
薄膜成長(Thin film growth)
Hightech
2017-12-14 07:34
201609210017
薄膜成長技術主要可以分為單晶、多晶、非晶等三種，包括：分子束磊晶(MBE)、有機金屬化學氣相沉積 (MOCVD)、加熱蒸鍍、電子束蒸鍍、濺鍍、電漿化學氣相沉積(PECVD)、高溫氧化、旋轉塗佈等，細節請參考＜基礎科學原理＞。
多層導線技術(Multi metal layer)
Hightech
2017-12-14 07:35
201609210016
經過辛苦的三道光罩和許多化學反應以後，終於完成NMOS的製造，但是這只完成了地下室而已，接下來的工作才是在蓋大樓，將許多NMOS的源極、閘極、汲極連接起來，在矽晶圓上蓋大樓使用的就是「多層導線技術」。
化學機械研磨(CMP)
Hightech
2018-02-09 00:09
201609210015
由於線寬小、面積小、CMOS數目多是未來積體電路(IC)發展的趨勢，為了要滿足這些條件就必須使用多層導線技術，而多層導線中每一層都必須非常平坦才能再堆疊另一層，因此必須使用「化學機械研磨(CMP)」來將各層金屬表面「磨平」，這使化學機械研磨(CMP)成為是否可以成功地躍進到90nm(奈米)，甚至65nm、45nm、22nm以下製程的重要關鍵。
