打線封裝(Wire bonding)
Hightech
2019-01-28 21:38
201609210011
目前積體電路的封裝內部最常見的方式有「打線封裝(Wire bonding)」與「覆晶封裝(FCP：Flip Chip Package)」兩種，如果晶片的正面朝上，也就是含有黏著墊的那一面朝上，通常使用「打線封裝(Wafer bonding)」。
覆晶封裝(FCP：Flip Chip Package)
Hightech
2019-01-28 21:39
201609210010
目前積體電路的封裝內部最常見的方式有「打線封裝(Wafer bonding)」與「覆晶封裝(FCP：Flip Chip Package)」兩種，如果晶片的正面朝下，也就是含有黏著墊的那一面朝下，通常使用「覆晶封裝(FCP：Flip Chip Package)」。
兩排直立封裝(DIP：Dual Inline Package)
Hightech
2017-05-24 08:18
20160921009
封裝外部是指封裝外殼外部的「導線架(或導線載板)」與「印刷電路板(PCB)」之間的連接方式，「兩排直立封裝(DIP：Dual Inline Package)」是小型積體電路最早使用的封裝外部結構，成本低但是體積大。
四方封裝(QFP：Quad Flat Package)
Hightech
2017-05-24 08:14
20160921008
將金屬接腳(蜈蚣腳)製作在積體電路四周圍，可以使接腳數目增加一倍，稱為「四方封裝(QFP：Quad Flat Package)」。四方封裝雖然很早就有了，但是仍然是目前小型積體電路最常見的封裝外部結構。
針格陣列(PGA：Pin Grid Array)
Hightech
2017-05-24 08:16
20160921007
將金屬接腳(蜈蚣腳)製作在積體電路下方，而且是以針狀陣列的方式排列，可以大量增加接腳數目，是目前接腳數目最多的一種封裝方式，最早是使用在英特爾(Intel)的中央處理器(CPU)上，稱為「針格陣列(PGA：Pin Grid Array)」。
球格陣列封裝(BGA：Ball Grid Array)
Hightech
2017-05-24 08:20
20160921006
將金屬接腳(蜈蚣腳)製作在積體電路下方，而且是球狀陣列的方式排列，可以大量增加接腳數目，是目前接腳數目最多的一種封裝方式，最早是使用在手機的微處理器(MPU)上，稱為「球格陣列(BGA：Ball Grid Array)」。
膠帶載具封裝(TCP：Tape Carrier Packing)
Hightech
2017-07-23 00:35
20160921005
某些替別的積體電路例如：液晶顯示器(LCD)的驅動積體電路(Driver IC)，為了縮短一根一根地將金線打在導線架所花費的時間，我們使用「膠帶」來取代「導線架」，故稱為「膠帶載具封裝(TCP：Tape Carrier Packing)」。
直接晶片接合(Direct chip attachment)
Hightech
2019-03-14 20:57
20160921004
看過前面的介紹，積體電路封裝技術從晶片的黏著墊(Bond pad)，經由「導線架」或「導線載板」，把線寬放大之後，再連結到印刷電路板上，有沒有發現有一些什麼是多餘的呢？
晶粒尺寸封裝(CSP：Chip Scale Package)
Hightech
2017-07-23 00:32
20160921003
晶粒尺寸封裝(CSP：Chip Scale Package)又稱為「裸晶封裝(Bare package)」，其實這應該算是一種對於封裝的定義，而不是一種封裝技術，我們定義封裝後體積只有晶片的120%以內，不論使用打線封裝或覆晶封裝，都算是一種晶粒尺寸封裝(CSP)。
晶圓級晶粒尺寸封裝(WLCSP)
Hightech
2018-06-06 09:12
20160921002
積體電路(IC)的封裝都是在「封裝廠」中進行，傳統的封裝有點像是傳統的機械工業，使用機械鋼嘴打線與加壓加熱，只是比較精密而已，但是這種新的封裝技術則是利用「晶圓廠」的技術直接在晶圓上進行，因此稱為「晶圓級晶粒尺寸封裝(WLCSP：Wafer Level Chip Size Package)」。
扇入型與扇出型晶圓級封裝(FIWLP與FOWLP)
Hightech
2018-10-25 22:37
A20161120003
由於晶片尺寸很小，在有限的面積上無法製作太多的金屬接腳(鍚球)，晶圓級封裝(WLP)不適合接腳數太多的積體電路，因此有些廠商開發出成本較低接腳數較多的「扇入型晶圓級封裝(FIWLP：Fan-in Wafer Level Package)」與「扇出型晶圓級封裝(FOWLP：Fan-Out Wafer Level Package)」。
系統單晶片(SoC)
Hightech
2017-07-23 00:51
A20161120002
傳統個別封裝技術是將處理器(CPU)、記憶體、邏輯元件、類比元件等「數個」功能不同的晶片(Chip)，分別封裝成「數個」不同的積體電路(IC)，系統單晶片技術是將數個功能不同的晶片(Chip)，整合成「一個」具有完整功能的晶片(Chip)，再封裝成「一個」積體電路(IC)。
系統單封裝(SiP)
Hightech
2019-01-21 18:26
A20161120004
要將不同功能的積體電路(IC)整合成一個SoC晶片有許多困難需要克服，那就改變方法，直接將它們封裝成一個積體電路(IC)。將數個功能不同的晶片(Chip)，直接封裝成具有完整功能的「一個」積體電路(IC)，稱為「系統單封裝(SiP：System in a Package)」。
2.5D與3D立體封裝
Hightech
2022-05-05 17:52
A20161120005
除了幾種簡單的系統單封裝(SiP：System in a Package)技術之外，由於手機的尺寸愈來愈小，系統單晶片(SoC：System on a Chip)的發展困難進度趕不上市場需求，因此必須想辦法將更多的晶片堆積起來使體積再縮小，因此目前封裝技術朝向2.5D與3D立體封裝技術發展。
