專業部落

近年來FPGA/CPLD在邏輯閘密度與速度大幅提升，不僅電路體積縮小，其功效與保密性也相對高許多，因此，越來越多的IC設計者利用此數位積電路來驗證及研發設計。以簡單的繪圖法及歌皆應體描述語言HDL編輯，使用者可自行整合其邏輯電路及重複進行設計重組之電路驗證功能。這有別於傳統數位邏輯及微處理機(單晶片)的設計課程。